【资料图】

在 Hot Chips 2023 上，英特尔首次深入展示了其未来 144 核 Xeon Sierra Forest和 Granite Rapids 处理器，前者由英特尔全新 Sierra Glen E 核心组成，后者则采用全新 Redwood Cove P 核心。即将推出的下一代 Xeon 芯片将于明年上半年推出，采用新的基于区块的架构，该架构在“Intel 7”工艺上配备双 I/O 小芯片，并与“Intel 3”上蚀刻的不同配置的计算核心搭配使用过程。这种设计使英特尔能够基于不同类型的核心打造多种产品，同时保持相同的底层配置。

Sierra Forest 和 Granite Rapids 融入 Birch Stream 平台，具有插槽、内存、固件和 I/O 兼容性，可提供简化的硬件验证流程。它们还可以与相同的软件堆栈互操作，从而允许客户根据自己的需求使用任一芯片。

英特尔声称，下一代 Xeon Sierra Forest 基于 E 核的设计将比第四代 Xeon 芯片提供高达 2.5 倍的机架密度和 2.4 倍的每瓦性能，而 P 核驱动的 Granite Rapids 将提供 2 倍的机架密度和 2.4 倍的每瓦性能。混合 AI 工作负载的性能提高了 3 倍，部分原因在于内存带宽“高达”2.8 倍的提升。让我们深入了解一下。

英特尔最初使用第四代 Xeon Sapphire Rapids处理器转向基于区块(chiplet 式)的架构，但 Sierra Forest 和 Granite Rapids 将该方法的分解提升到了一个新的水平。

英特尔在 Sapphire Rapids 中采用了四芯片设计，每个芯片都包含一部分相关 I/O 功能，例如内存和 PCIe 控制器。新处理器将一些 I/O 功能完全分解为两个独立的 HSIO 小芯片，这些小芯片蚀刻在 Intel 7 工艺上，从而为 I/O 提供成本、功耗和性能的最佳平衡，而 CPU 内核和内存控制器则独立存在专用计算小芯片。

两个 HSIO 裸片放置在芯片封装的顶部和底部，中间有一到三个计算裸片，所有这些裸片均与未指定数量的 EMIB(嵌入式多裸片互连桥)互连连接在一起，这些互连融合在基板内并连接到桥的每一端都有芯片到芯片互连。